|
|
| PUBLICIDAD
|
Durante tres días, del 1 al 3 de febrero, la UAL ha sido sede de un importante evento técnico que puede marcar las próximas actuaciones de aplicación de la Computación de Altas Prestaciones sobre Arquitecturas Paralelas Heterogéneas. Más en concreto, se ha llevado a cabo la décimo tercera edición del Seminario de Invierno del grupo de interés CAPAP-H en SARTECO, la Sociedad Española de Arquitectura de Computadores. Ha sido capaz de reunir a 80 investigadores del campo de la Arquitectura de Computadores procedentes de hasta 22 universidades españolas. Tales cifras han valido a la organización para subrayar que se ha mostrado claramente “el interés que despierta esta arquitectura”.
El seminario en su desarrollo se ha centrado en analizar las características de la arquitectura RISC-V, que se caracteriza por ser “un hardware abierto”, aspecto este que ofrece una oportunidad para que la comunidad universitaria española pueda integrar esta arquitectura “tanto en su actividad docente como investigadora”, además de que “pueda ayudar a desarrollar las líneas estratégicas de la Unión Europea en tecnología de semiconductores”. El Grupo de Investigación ‘Supercomputación-Algoritmos’ - TIC-146, de la UAL, ha actuado como comité local encargado de organizar el seminario en el campus almeriense, siendo su responsable G. Ester Martín Garzón, profesora de Arquitectura de Computadores en el Grado de Informática y de Computación Avanzada en el Máster Oficial de Informática, en la Universidad de Almería.
El evento ha tenido como pistoletazo de salida, en la tarde del 1 de febrero, el registro de los participantes y las presentaciones de los grupos de SARTECO que han intervenido. La Escuela Superior de Ingeniería y el comité local han realizado la bienvenida a los participantes, quienes en el segundo día, el 2 de febrero han presenciado la inauguración institucional, en la que se ha presentado el programa del seminario y también la Red temática nacional RISC-V. Seguidamente se ha entrado en materia con la sesión titulada ‘De las Puertas Analógicas al Procesador (RISC-V) y al Sistema Operativo (Linux)’, a cargo del investigador Lluís Terés Terés, del Instituto de Microelectrónica de Barcelona CNM (CSIC).
Seguidamente se ha desarrollado un seminario técnico sobre ‘Software Intel® oneAPI: herramientas y novedades 2023. Danysoft – Intel Software’. Ha sido impartido por el investigador Carlos García Sánchez, de la Universidad Complutense. A continuación, Félix García Carballeira, profesor de la Universidad Carlos III de Madrid, ha impartido una ponencia igualmente del máximo interés y cuyo título ha sido “CREATOR como herramienta docente para la enseñanza de la programación en ensamblador con RISC-V”. A la parte final de la jornada se ha llegado de la mano de los profesores Luis Piñuel Moreno y Daniel Chaver Martínez, también de la Universidad Complutense, encargados de ocupar las sesiones de la tarde centrándose en el análisis de ‘RVfpga como herramienta para docencia de arquitectura de computadores’.
Ya el último día, el profesor Miquel Moreto Planas, investigador del Centro de Supercomputación de Barcelona, ha desarrollado la ponencia titulada ‘Caso de éxito Lagarto y sus derivadas’. Tras él, representantes de las empresas Tedial y Michelin han descrito también sus principales casos de éxito. Finalmente, el seminario se ha clausurado con una mesa redonda titulada ‘Las oportunidades que ofrece el Hardware open-source: RISC-V’. Ha sido coordinada por antes citados profesores Miquel Moreto y Lluís Terés, junto a José Luís Bosque Orero, de la Universidad de Cantabria. Desde la organización se ha agradecido la financiación de las empresas Danysoft-Intel Software, como principal sponsor, TEDIAL y Michelin, así como la Escuela Superior de Ingeniería, el Departamento de Informática y el Vicerrectorado de Transformación Digital.
|
